半導体装置,及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：早瀬憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-065877
公開番号（公開出願番号）：特開平7-283417
出願日： 1994年04月04日
公開日（公表日）： 1995年10月27日
要約：

【要約】【目的】 FETをゲート電圧でオンオフするパルス動作時において発生するゲートラグを防止でき、かつゲートリーク電流の少ない、信頼性の高い、高速パルス動作可能なFETを得る。【構成】第1,第2のゲートを有するデュアルゲートFETにおいて、各ゲートの、リセス幅-ゲート長を、パルスでオンオフ動作する第2ゲート3の方が、他方の第1のゲート2の側より小さいものとした、デュアルゲートFET構造を有する。

請求項（抜粋）：

半導体基板上に形成された動作層と、上記動作層上の各所要位置に形成されたソース電極,及びドレイン電極と、上記動作層上の、上記ソース電極とドレイン電極間の2つの所要位置に形成され、それぞれ第1,第2のリセス幅を有する第1,第2のリセスと、上記第1,第2のリセス上にそれぞれ形成された第1,第2のゲート電極とを備え、上記第2のゲート電極はパルスでオン,オフ動作するものであり、上記各ゲート電極の、リセス幅とゲート長との差は、第2のゲートの方が第1のゲートより小さいことを特徴とする半導体装置。

前のページに戻る