特許
J-GLOBAL ID：200903085781776620
周波数シンセサイザ
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-205957
公開番号（公開出願番号）：特開平5-048453
出願日： 1991年08月16日
公開日（公表日）： 1993年02月26日
要約：
【要約】【目的】 高速で目的の周波数に同期し、かつ小さな消費電力で動作が可能な周波数シンセサイザを得る。【構成】 この発明の周波数シンセサイザでは、基準周波数発生手段1の構成を、データ入力回路2からの周波数データKを積算し、その計算結果をアドレスとしてROM4に与えるフェーズアキュムレータ3と、そのアドレスに従って記憶している波形データをD/Aコンバータ5に与えるROM4と、その波形データをアナログ波形に変換するD/Aコンバータ5と、このD/Aコンバータ5が出力する高調波の一つを取り出すバンドパスフィルタ7とを備えた構成としている。従って、周波数データKを切り替えることにより基準周波数fref を切り替え、それにより周波数シンセサイザが発生する出力周波数fout を切り替えることができ、基準周波数fref をチャネル間隔よりもはるかに高く設定することが可能である。【効果】 高速で動作し、かつ消費電力が小さい周波数シンセサイザが得られる。
請求項（抜粋）：
基準周波数を発生する基準周波数発生手段と、制御電圧に対応する周波数を出力する電圧制御発振器と、この電圧制御発振器の出力を分周する分周器と、この分周器の出力の位相と上記基準周波数発生手段の出力の位相とを比較し、ループフィルタを通して上記電圧制御発振器を制御する位相比較器とから構成された周波数シンセサイザにおいて、上記基準周波数発生手段は、データ入力回路と、基準発振器と、この基準発振器の出力の周期に対応して上記データ入力回路からの周波数データを演算する演算回路と、この演算回路による演算結果に基きあらかじめ記憶している波形データを出力する記憶装置と、この記憶装置の出力をアナログ波形に変換するD/Aコンバータと、このD/Aコンバータの出力のうちの高調波の出力を取り出すバンドパスフィルタとによって構成したことを特徴とする周波数シンセサイザ。
IPC (2件)：
引用特許：
前のページに戻る
