特許

J-GLOBAL ID：200903085789276707

半導体集積回路のテスト方法および装置

発明者： 永廣 雅之
出願人/特許権者： シャープ株式会社
代理人 (1件)： 西教 圭一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-207101
公開番号（公開出願番号）：特開平9-054140
出願日： 1995年08月14日
公開日（公表日）： 1997年02月25日
要約：

【要約】【課題】 CMOSを含む半導体集積回路の良否判定を短時間でかつ簡単な構成で行う。【解決手段】 テスト装置1の電源7からDUT2の電源電圧端子VDDに電源電流を供給する経路の途中に電流検出用抵抗11を挿入し、その両端の電位差から電源電流に含まれるDUT2内のCMOS回路の状態遷移に伴うパルス状の変化を検出する。パルス状の変化の数は、カウンタ10によって計数される。DUT2には、ドライバ5からテストパターンが印加され、テストパターンに対応して予め設定される期待値とカウンタ10の計数値とが比較され、DUT2が良品であるか否かが判定される。電流検出用抵抗11が検出すべきパルス状の遷移に伴う電流は、DUT2内のCMOS回路が静止状態のときに流れる電流に比較して大きいので、電流検出用抵抗11の抵抗値を小さくすることができ、テストに要する時間を短縮することができる。

請求項（抜粋）：

CMOSを含む半導体集積回路に予め定められる複数のパターンから成るテストパターンを与えながら、半導体集積回路の電源電流中に含まれる予め定める基準を超えるパルス信号を計数し、各パターン印加後の状態変化毎に、逐次リアルタイムにその計数値を予めテストパターンに対応して算出される期待値と比較することを特徴とする半導体集積回路のテスト方法。

IPC (4件)：

G01R 31/28 ,  G01R 31/26 ,  G01R 31/3183 ,  H01L 21/66

FI (5件)：

G01R 31/28 D ,  G01R 31/26 B ,  G01R 31/26 G ,  H01L 21/66 V ,  G01R 31/28 Q