特許

J-GLOBAL ID：200903085792696849

パワーMOSFETとパワーMOSFET応用装置およびパワーMOSFETの製造方法

発明者： 福原 和矢
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (2件)： 高田 守 ,  高橋 英樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-142165
公開番号（公開出願番号）：特開2004-349331
出願日： 2003年05月20日
公開日（公表日）： 2004年12月09日
要約：

【課題】小型で内部抵抗の小さいパワーMOSFETと、また実装面積に小さなパワーMOSFET応用装置と、製造の容易なパワーMOSFETの製造方法を提案する。【解決手段】半導体基板の相対向する主面上に、ソース端子層、ゲート端子層、ドレイン端子層を配置する。これらの各端子層は、各主面の面積内に納まる大きさを持って各主面上に配置され、ソース電極、ゲート電極、ドレイン電極に接合される。このパワーMOSFETは、各主面が回路基板とほぼ直交するようにして、回路基板に実装される。パワーMOSFETは、半導体ウエハの段階で、端子板を分離する工程、またはソース電極、ゲート電極、ドレイン電極に金属層を蒸着する方法によって、ソース端子層、ゲート端子層、ドレイン端子層を形成する。【選択図】 図1

請求項（抜粋）：

相対向する一方の主面にソース電極とゲート電極を有し、その他方に主面にドレイン電極を有する半導体基板、前記一方の主面上に配置され前記ソース電極に接合するソース端子層、前記一方の主面上に配置され前記ゲート電極に接合するゲート端子層、および前記他方の主面上に配置され前記ドレイン電極に接合するドレイン端子層を備え、前記ソース端子層とゲート端子層が前記一方の主面上にその主面の面積内に納まる大きさで配置され、また前記ドレイン端子層も前記他方の主面上にその主面の面積内に納まる大きさで配置されたことを特徴とするパワーMOSFET。

IPC (5件)：

H01L29/78 ,  H01L21/3205 ,  H01L21/336 ,  H01L25/07 ,  H01L25/18

FI (5件)：

H01L29/78 652L ,  H01L29/78 652Q ,  H01L29/78 658F ,  H01L21/88 T ,  H01L25/04 C

Fターム (6件)：

5F033HH11 ,  5F033PP19 ,  5F033QQ41 ,  5F033VV07 ,  5F033XX00 ,  5F033XX09