特許

J-GLOBAL ID：200903085815272065

可変遅延回路の校正方法およびタイミング信号発生器並びに半導体試験装置

発明者： 須賀 卓 ,  林 良彦
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平3-239989
公開番号（公開出願番号）：特開平5-080126
出願日： 1991年09月19日
公開日（公表日）： 1993年04月02日
要約：

【要約】【構成】入力する基準クロックより所定のタイミング信号を生成するタイミング信号発生器において、基準クロック周期を変化させたことによるタイミング信号の位相変化量を基準として可変遅延回路の遅延時間分解能の校正を行なうことを特徴とする。【効果】遅延時間を高分解能で可変する可変遅延回路の遅延時間分解能を、高精度な基準クロックの発振周期を基準として校正することにより高精度なタイミング発生器を実現できる。

請求項（抜粋）：

入力する基準クロックより所定のタイミング信号を生成するタイミング信号発生器において、基準クロック周期を変化したことによるタイミング信号の位相変化量を基準として可変遅延回路の遅延時間分解能の校正を行なうことを特徴とする可変遅延回路の校正方法。