特許

J-GLOBAL ID：200903085879194505

同期回路及びイネーブル生成回路

発明者： 舘崎 文明
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-227537
公開番号（公開出願番号）：特開2001-053710
出願日： 1999年08月11日
公開日（公表日）： 2001年02月23日
要約：

【要約】【課題】 複数のチャネルについて独立に後方検出及び前方検出を行なう同期回路に関し、回路規模の大幅縮減が可能な同期回路を提供する。【解決手段】 フレーム内のチャネル数をカウントする第一のカウンタと、後方検出用シフト・レジスタと該後方検出用シフト・レジスタの出力から同期ワードを検出すると共に後方保護を行なう回路を備える、チャネルに共通な少なくとも1つの後方検出部と、前方検出用シフト・レジスタと、該前方検出用シフト・レジスタの出力から同期ワードを検出する論理積回路と、前方検出イネーブル信号を生成する回路と、後方保護を行なう回路と、同期状態を保持するレジスタを備える各々のチャネルに固有な前方検出部と、該後方検出部に及び該後方検出部に制御信号を供給するイネーブル生成回路とを備えて構成する。

請求項（抜粋）：

フレーム内のチャネル数をカウントする第一のカウンタと、後方検出用記憶素子と該後方検出用記憶素子に書き込んだデータから同期ワードを検出する同期検出回路と、後方保護回路とを備える、複数のチャネルに共通な少なくとも1つの後方検出部と、前方検出用記憶素子と、該前方検出用記憶素子に書き込んだデータから同期ワードを検出する同期検出回路と、前方保護回路と、同期状態を保持するレジスタとを備える、各々のチャネルに固有な前方検出部と、該後方検出部及び該前方検出部に制御信号を供給するイネーブル生成回路と、を備えることを特徴とする同期回路。

IPC (3件)：

H04J 3/06 ,  H04J 3/00 ,  H04L 7/08

FI (3件)：

H04J 3/06 A ,  H04J 3/00 U ,  H04L 7/08 D

Fターム (12件)：

5K028AA07 ,  5K028NN05 ,  5K028NN13 ,  5K028NN14 ,  5K028SS14 ,  5K028SS24 ,  5K047AA16 ,  5K047CC02 ,  5K047HH12 ,  5K047HH22 ,  5K047HH23 ,  5K047MM56