特許

J-GLOBAL ID：200903085889282542

入力バッファ

発明者： 道口 健太郎
出願人/特許権者： 住友電気工業株式会社
代理人 (1件)： 長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-305961
公開番号（公開出願番号）：特開平5-227189
出願日： 1991年11月21日
公開日（公表日）： 1993年09月03日
要約：

【要約】【目的】簡単な回路構成で書き込み,読み出しのタイミング,アドレスなどの管理を実現する。【構成】この入力バッファは、FIFO110,RAM120,書込アドレスカウンタ150,読出アドレスカウンタ160,制御部130を有し、RAM120への書き込み(FIFO110からの読みだし)及びRAM120からの読みだしは衝突信号Sに基づいて制御部130によって制御され、空きセル挿入回路140を介して出力する、という構成をとっている。

請求項（抜粋）：

順次入力されるディジタルデータを保持し入力された順に出力するFIFOと、このFIFOからの前記ディジタルデータを書込アドレスに従い記憶するとともに読出アドレスに従って前記ディジタルデータを出力するRAMと、入力される計数パルスを前記ディジタルデータの所定のセル数に対応する値まで計数しその計数値を前記書込アドレスとして出力する書込アドレスカウンタと、入力される読出パルスを前記所定のセル数に対応する値まで計数しその計数値を前記読出アドレスとして出力する読出アドレスカウンタと、衝突信号を入力するとともに前記ディジタルデータが前記FIFOに保持される状態を検出し、衝突信号がなく前記状態が空でなければ、前記読出パルスに従って前記FIFOから前記ディジタルデータを出力させるとともに前記読出パルスを前記計数パルスとして前記書込アドレスカウンタへ出力する制御部とを備えたことを特徴とする入力バッファ。