特許
J-GLOBAL ID：200903085939297457
液晶表示装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-181257
公開番号（公開出願番号）：特開平5-027263
出願日： 1991年07月22日
公開日（公表日）： 1993年02月05日
要約：
【要約】【目的】静電気対策とアレイテスター測定とが両立できる液晶表示装置を提供することにある。【構成】マトリクス配列された画素電極24と、各画素電極24に設けられた薄膜トランジスタ21と、この薄膜トランジスタ21を制御する複数本のアドレス線2及びこれに直交する複数本のデータ線3と、並列接続された薄膜トランジスタ10a,10bを介して、アドレス線2及びデータ線3に接続された、表示領域外に設けられた短絡用外周配線1と、薄膜トランジスタ10a,10bのゲートとアドレス線2との間に挿設された並列接続された抵抗体9a,9bとキャパシタ10a,10bとを備えていることを特徴とする。
請求項（抜粋）：
マトリクス配列された画素電極と、各画素電極に設けられたスイッチング素子と、このスイッチング素子を制御する複数本のアドレス線及びこれに直交する複数本のデータ線と、並列接続された薄膜トランジスタを介して、前記アドレス線及び前記データ線に接続された、表示領域外に設けられた短絡用外周配線と、前記アドレス線に接続された前記並列接続された薄膜トランジスタの一方のゲートと前記アドレス線との間及び他方のゲートと前記短絡用外周配線との間に挿設された並列接続された抵抗体と容量体と、前記データ線に接続された前記並列接続された薄膜トランジスタの一方のゲートと前記データ線との間及び他方のゲートと前記短絡用外周配線との間に挿設された並列接続された抵抗体と容量体とを有することを特徴とする液晶表示装置。
IPC (3件)：
G02F 1/136 500
, G02F 1/133 550
, G02F 1/1345
