特許
J-GLOBAL ID：200903085944219162
メモリシステム及びメモリカード
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：再公表公報
出願番号（国際出願番号）：JP2002000025
公開番号（公開出願番号）：WO2003-060722
出願日： 2002年01月09日
公開日（公表日）： 2003年07月24日
要約：
メモリシステムは、夫々独立にメモリ動作可能な複数のメモリバンク(BNK1,BNK2)を有する複数の不揮発性メモリチップ(CHP1,CHP2)と、前記不揮発性メモリチップに対して個別にアクセス制御可能なメモリコントローラ(5)とを含む。前記メモリコントローラは前記不揮発性メモリチップの複数のメモリバンクに対する同時書き込み動作又はインタリーブ書き込み動作を選択的に指示することが可能である。したがって、同時書き込み動作では書き込みセットアップ時間に対して格段に長い書き込み動作を完全並列化でき、インタリーブ書き込み動作では書き込みセットアップに続く書き込み動作を他のメモリバンクの書き込み動作に部分的に重ねて並列化でき、結果として、書き込み処理の高速なメモリシステムを構成するのに不揮発性メモリチップの数を比較的少なくすることができる。
請求項（抜粋）：
夫々独立にメモリ動作可能な複数のメモリバンクを有する複数の不揮発性メモリチップと、前記不揮発性メモリチップに対して個別にアクセス制御可能なメモリコントローラとを含むメモリシステムであって、
前記メモリコントローラは前記不揮発性メモリチップの複数のメモリバンクに対する同時書き込み動作又はインタリーブ書き込み動作を選択的に指示することが可能であることを特徴とするメモリシステム。
IPC (5件)：
G06F12/06
, G06F12/00
, G06K17/00
, G06K19/07
, G11C16/02
G06F12/06 540E
, G06F12/06 525A
, G06F12/00 597U
, G06K17/00 D
, G06K19/00 N
, G11C17/00 601D
