特許
J-GLOBAL ID：200903085967461629
半導体記憶装置
発明者：
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-223080
公開番号（公開出願番号）：特開平7-078483
出願日： 1993年09月08日
公開日（公表日）： 1995年03月20日
要約：
【要約】【目的】 選択状態にあるメモリセルに接続されているビット線間の信号干渉を防ぎ、スタティック型半導体記憶装置の高速かつ高信頼な動作を実現する。【構成】 メモリセルがM行N列のマトリクス状に配置されたメモリセルアレーと、このメモリセルアレー中の同一行アドレスのメモリセルに設置される複数本のワード線と、この複数本のワード線を列アドレスにより制御するワード選択回路と、Yスイッチ、Yデコーダから構成される。【効果】 選択された異なるメモリセルに接続されたビット線が相互に隣接せず、読み出し、あるいは書き込み信号の干渉が低減される。
請求項（抜粋）：
異なる2本のビット線に接続された2個の転送素子とフリップフロップからなるメモリセルがM行N列のマトリクス状に配列されたメモリセルアレーを有するスタティック型半導体記憶装置であって、転送素子を選択するワード線がメモリセルアレー中の同一行アドレスのメモリセルあたり複数本設置され、上記複数本のうちの一本のワード線を行アドレス信号および列アドレス信号により選択することを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 11/34 301 B
, G11C 11/40 B
