特許

J-GLOBAL ID：200903085970011910

マスタスライス方式の半導体装置の製造方法

発明者： 加藤 典生
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-149073
公開番号（公開出願番号）：特開平5-041503
出願日： 1991年06月21日
公開日（公表日）： 1993年02月19日
要約：

【要約】【構成】マスタチップの各素子あたり必ず1つの電極(7-1〜7-4)を最上層金属膜で形成する。【効果】このように各素子の電極にプローブを接触させることができるので特性チェック・不具合箇所の抽出が容易になる。

請求項（抜粋）：

半導体基板に複数の半導体素子を設けたマスタチップを形成する工程と、多層配線技術により前記半導体素子間の結線を行なって所定の回路機能を実現する工程とを有するマスタスライス方式の半導体素子の製造方法において、前記半導体素子の少なくとも一つの電極を最上層金属膜で形成することを特徴とするマスタスライス方式の半導体装置の製造方法。

IPC (3件)：

H01L 27/118 ,  H01L 21/66 ,  H01L 27/04

引用特許：

審査官引用 (3件)

• 特開昭62-194640
  
• 特開昭64-019739
  
• 特開昭64-027241