特許

J-GLOBAL ID：200903085970045539

検査システムセットアップ技術

発明者： デイビッド・ブルース・コールドレン ,  プラシャント・エー.・アジ ,  デイビッド・ウィンズロー・ランダル ,  シャロン・マリー・マッコーレー
出願人/特許権者： ケーエルエー-テンカー テクノロジィース コーポレイション
代理人 (1件)： 特許業務法人明成国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2003-298561
公開番号（公開出願番号）：特開2004-134758
出願日： 2003年08月22日
公開日（公表日）： 2004年04月30日
要約：

【課題】 半導体ウェーハについて動作する検査、計測、およびレビューするシステムを効率的にセットアップする技術を提供する。【解決手段】 本技術は、それぞれのシステムが正確に半導体ウェーハを検査できるようにするレシピをセットアップすることを含む。本発明は、これらのツールからの関連情報を集め、レシピを完成させるのに必要な時間を大幅に削減するように情報をユーザに提示する。あるシステムの実施形態は、検査システム、およびレビューステーションが検査システムに記憶されたデータセットの全体から読み出し、かつ書き込みができるように通信可能にリンクされたレビューステーションを含む。このデータセットには、検査システムによって検出された特徴の画像ファイルが含まれる。【選択図】 図1

請求項（抜粋）：

少なくとも2つの半導体デバイス領域を比較し、前記デバイス領域の差異を決定し、前記差異に対応するデータのセットを生成する検査システムと、 前記差異に対応する前記データのセットを記憶する検査システムメモリユニットと、 レビューステーションであって、前記検査システムに通信可能に結合されることにより、前記レビューステーションが前記検査システムに記憶されたデータのセットの全体に、読み出しおよび書き込みができるレビューステーションと、 を備える半導体検査システム。

IPC (2件)：

H01L21/66 ,  H01L21/02

FI (2件)：

H01L21/66 Z ,  H01L21/02 Z

Fターム (7件)：

4M106AA01 ,  4M106BA20 ,  4M106CA38 ,  4M106DB18 ,  4M106DJ18 ,  4M106DJ20 ,  4M106DJ21

引用特許：

審査官引用 (1件)

• 欠陥検出方法と欠陥観察方法及び欠陥検出装置
  公報種別：公開公報   出願番号：特願2001-103290   出願人：株式会社日立製作所