特許

J-GLOBAL ID：200903085973109309

半導体装置及びその製造方法

発明者： 止境 伸明
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-230904
公開番号（公開出願番号）：特開平11-074288
出願日： 1997年08月27日
公開日（公表日）： 1999年03月16日
要約：

【要約】【課題】 タングステン薄膜/タングステンシリサイド薄膜を多層積層して内部応力を緩和したゲート電極において,薄膜間の拡散を抑制し界面を急峻にする。【解決手段】 タングステン薄膜3aと炭素を含むタングステンシリサイド薄膜3bを交互に堆積する。炭素とSiとが結合してSiの拡散を防止する。また,タングステンシリサイド薄膜の表面に炭素を含むタングステンシリサイド薄膜を設ける。界面近傍のSiの拡散が炭素含有層の存在のため抑制される。さらに,これらの薄膜を低温で堆積して島状に形成することもできる。低温プロセスを可能にする。

請求項（抜粋）：

半導体基板に形成されたチャネル上に設けられたタングステンシリサイド層と,該タングステンシリサイド層上に積層された低抵抗層とを含む多層ゲート電極を有する半導体装置において,該低抵抗層は,タングステン薄膜と,炭素を含むタングステンシリサイド薄膜とを交互に積層した多層膜からなることを特徴とする半導体装置。

IPC (5件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 29/872

FI (5件)：

H01L 29/80 M ,  H01L 21/28 301 R ,  H01L 21/28 301 T ,  H01L 29/48 M ,  H01L 29/80 F