トレーサ回路

発明者：
出願人/特許権者：
代理人 (1件)：境廣巳
公報種別：公開公報
出願番号（国際出願番号）：特願平4-075138
公開番号（公開出願番号）：特開平5-241891
出願日： 1992年02月26日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】トレーサの停止をトリガ条件の成立とその後の経過時間との双方で制御する。【構成】トレーサ6は情報処理装置内の主記憶等のハードウェアから出されるトレース対象信号16をトレースメモリ7に順次格納する。停止時間設定回路1は停止時間を定めるカウント値を保持し、トリガ条件設定回路2はトリガ条件を保持する。トリガ発生回路3はトリガ条件設定回路2に設定されたトリガ条件が成立したことを検出するとトリガ起動信号12を出力し、時間カウント回路4はカウントを開始する。時間比較回路5は、時間カウント回路4のカウント値が停止時間設定回路1に設定されたカウント値に等しくなると、トレーサストップ信号15を出力し、トレーサ6はトレース動作を停止する。【効果】トリガ条件成立前のトレース対象信号の履歴のみならずトリガ条件成立後の任意の時間までのトレース対象信号の履歴を保存することができる。

請求項（抜粋）：

情報処理装置内で発生したトレース対象信号をトレースメモリに順次格納するトレーサを備えたトレーサ回路において、トリガ条件成立時にカウントを開始する時間カウント手段と、停止時間を定めるカウント値が設定される停止時間設定手段と、前記時間カウント手段のカウント値と前記停止時間設定手段に設定されたカウント値とを入力とし、前記トレーサへの停止信号を出力とする比較手段とを具備したことを特徴とするトレーサ回路。

前のページに戻る