特許
J-GLOBAL ID：200903086001513157
プッシュプルカスコード論理
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
中村 稔 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平2-418596
公開番号（公開出願番号）：特開平6-097812
出願日： 1990年12月27日
公開日（公表日）： 1994年04月08日
要約：
【要約】【目的】 クロス結合されたチェンネル出力トランジスタの組を使用することによって、高速で電力消費が少ない回路を作る。【構成】 本発明の論理回路は、第1及び第2トランジスタと、結合論理ネットワークを備える。前記第1及び第2トランジスタの各々は、ソースドレインパス及びゲートを有している。それらのソースドレインパスの一端は電圧供給の1つの端子に結合されており、もう一端は第1及び第2出力ノードに別々に結合されている。前記ゲートは前記第1及び第2出力ノードにクロス結合されている。また前記結合論理ネットワークは、前記ネットワークへの論理入力の値により、出力ノードの一方を前記電圧供給の前記1つの端子に、もう一方を前記電圧供給の他の端子に結合したり、またその逆に結合するようなスイッチ手段を有する。
請求項（抜粋）：
論理回路において、a)第1及び第2トランジスタと、b)結合論理ネットワークとを備え、前記第1及び第2トランジスタの各々は、ソースドレインパス及びゲートを有し、各々の前記ソースドレインパスの一端は電圧供給の1つの端子に結合され、前記ソースドレインパスのもう一端は第1及び第2出力ノードに別々に結合され、前記ゲートは前記第1及び第2出力ノードにクロス結合されており、前記結合論理ネットワークは、前記ネットワークへの論理入力の値により、前記出力ノードの一方を前記電圧供給の前記1つの端子にそして前記第1及び第2出力ノードのもう一方を前記電圧供給の他の端子に結合したり、またその逆に結合するような、スイッチ手段を有することを特徴とする論理回路。
引用特許：
前のページに戻る
