特許

J-GLOBAL ID：200903086005342284

半導体装置およびその製造方法

発明者： 矢野 盛規
出願人/特許権者： シャープ株式会社
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願2000-353645
公開番号（公開出願番号）：特開2002-158339
出願日： 2000年11月20日
公開日（公表日）： 2002年05月31日
要約：

【要約】【課題】 強誘電体膜の絶縁性の劣化を抑制する。【解決手段】 メモリ選択用トランジスタを形成した導電型シリコン基板1上に、電荷を蓄積する強誘電体薄膜9が形成されており、その強誘電体薄膜9が周期表の第IIIA族または第IIIB族の元素を添加されて構成された半導体装置である。

請求項（抜粋）：

選択用スイッチング素子を形成した半導体基板上に電荷を蓄積する誘電体膜層が形成された半導体装置であって、該誘電体膜層に周期表の第IIIA族または第IIIB族の元素が添加されていることを特徴とする半導体装置。

IPC (2件)：

H01L 27/105 ,  H01L 21/316

FI (2件)：

H01L 21/316 B ,  H01L 27/10 444 B

Fターム (13件)：

5F058BA11 ,  5F058BB05 ,  5F058BC03 ,  5F058BF46 ,  5F058BH07 ,  5F058BJ02 ,  5F083FR02 ,  5F083JA14 ,  5F083JA17 ,  5F083JA38 ,  5F083JA39 ,  5F083NA08 ,  5F083PR33