特許

J-GLOBAL ID：200903086030645526

積タームの割付けと近接積タームの盗用とを伴う記録された論理マクロセル

発明者： ブルース ビー ピーダーセン
出願人/特許権者： アルテラ コーポレーシヨン
代理人 (1件)： 浜田 治雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-101076
公開番号（公開出願番号）：特開平5-122056
出願日： 1992年04月21日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】 積タームの割付けと近接積タームの盗用とを伴うマクロセルを得る。【構成】 プログラム可能な構成のスイッチは、ORゲートまたはレジスタへの第2の入力に対する入力積タームの命令によって積タームの割付けを行う。近接積タームの盗用は、近接マクロセルのORゲートへの入力として各マクロセルのORゲートの出力を与えることにより達成される。第1のマクロセルのORゲートの出力を使用することにより、近接マクロセルは、積タームおよびORゲート自身で使用するために第1のマクロセルのORゲートを盗用する。任意の幅のOR機能は、近接マクロセルのヒナギクの花輪状のORゲートにより実行される。すなわち、プログラム可能な構成のスイッチは、ORゲートの代りにレジスタ論理への個々の入力積タームを命令することができ、レジスタ論理は近接マクロセルがORゲートを盗用する場合でさえも使用することができる。

請求項（抜粋）：

ORゲートと、ORゲートへの第1の入力に対し外部信号を対応させるための装置と、レジスタ装置と、積タームを受取るための装置と、(a)第1のプログラム可能な状態でのORゲートへの第2の入力に対し、および(b)第2のプログラム可能な状態でのレジスタ装置に対する積タームを対応させるために2つのプログラム可能な状態を有する装置と、および第2のマクロセルにおいてORゲートへの入力に対しORゲートの出力をプログラム可能に対応させるための装置とから構成することを特徴とするマクロセル。