特許

J-GLOBAL ID：200903086043867374

仮想配線長抽出装置

発明者： 有田 進治
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-307737
公開番号（公開出願番号）：特開平5-143690
出願日： 1991年11月22日
公開日（公表日）： 1993年06月11日
要約：

【要約】【目的】 仮想遅延シミュレーションに用いるための仮想配線長の算出精度を高める。【構成】 論理図面A、接続情報B及びファンアウト数Dに基づきブロックセル内仮配線長Eを求めるブロックセル内配線長抽出手段5と、論理図面Aからピン座標Fを求めるピン座標計算手段3と、ピン座標F、接続情報Bに基づきブロックセル間ピン間面積Gを求めるブロックセル間ピン間面積計算手段6と、ブロックセル間ピン間面積F、接続情報B及びファンアウト数Dに基づきブロックセル間仮想配線長Hを求めるブロックセル間配線長抽出手段7と、ブロックセル内仮想配線長E、ブロックセル間仮想配線長Hに基づき仮想配線長Jを求めるブロックセル内ブロックセル間仮想配線長結合手段8とを備える。

請求項（抜粋）：

論理図面から抽出した接続情報からファンアウト数を求め、該ファンアウト数に基づき仮想配線長を求める仮想配線長抽出装置において、前記論理図面に階層構造を構成するブロックセル物理情報を付与する手段と、ブロックセル物理情報を入力した論理図面,接続情報及びファンアウト数に基づきブロックセル内仮想配線長を求めるブロックセル内配線長抽出手段と、論理図面から各ブロックセルのピン座標を計算する手段と、前記ピン座標と接続情報とに基づき同一信号が流れるピンで囲まれた部分の面積を計算するブロックセル間ピン間面積計算手段と、前記ブロックセル間ピン間面積,前記接続情報及び前記ファンアウト数に基づきブロックセル間仮想配線長を求めるブロックセル間配線長抽出手段と、ブロックセル内,ブロックセル間夫々の仮想配線長の総和を求める手段とを具備することを特徴とする仮想配線長抽出装置。

IPC (3件)：

G06F 15/60 370 ,  G06F 15/60 360 ,  H01L 21/82