特許
J-GLOBAL ID：200903086056866261
薄膜半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴木 晴敏
公報種別：公開公報
出願番号（国際出願番号）：特願平6-274601
公開番号（公開出願番号）：特開平8-116066
出願日： 1994年10月12日
公開日（公表日）： 1996年05月07日
要約：
【要約】【目的】 薄膜トランジスタのゲート構造を改善し低抵抗化を図ると共に閾値電圧変動を抑制する。【構成】 薄膜半導体装置は、半導体薄膜1を活性層とする薄膜トランジスタ2が絶縁基板3上に集積形成されている。薄膜トランジスタ2は金属材料からなるゲート電極4とSi3 N4 層5を備えたゲート絶縁膜6とを有している。このSi3 N4 層5はゲート電極4と活性層との間に介在し、金属材料に含まれる不純物のゲッターとして機能する。Si3 N4 層5の上下にはSiO2 層7,8が重ねられており、金属ゲート電極4に発生する応力を緩和する。
請求項（抜粋）：
半導体薄膜を活性層とする薄膜トランジスタが絶縁基板上に集積形成された薄膜半導体装置であって、該薄膜トランジスタは、金属材料からなるゲート電極と、該ゲート電極と該活性層との間に介在し該金属材料に含まれる不純物のゲッターとなるSi3 N4 層を備えたゲート絶縁膜とを有する事を特徴とする薄膜半導体装置。
FI (3件)：
H01L 29/78 617 T
, H01L 29/78 617 U
, H01L 29/78 617 M
