特許
J-GLOBAL ID：200903086063219972
表示素子基板用半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 晴敏
公報種別：公開公報
出願番号（国際出願番号）：特願平5-317344
公開番号（公開出願番号）：特開平7-147412
出願日： 1993年11月24日
公開日（公表日）： 1995年06月06日
要約：
【要約】【目的】 表示素子基板用半導体装置に集積形成される薄膜トランジスタの水素化処理によるデプレッション化を防止する。【構成】 表示素子基板用半導体装置は表示部及び周辺回路部を構成する薄膜トランジスタが絶縁基板上に集積形成されている。絶縁基板1上には薄膜トランジスタに対して水素の供給源となる水素含有膜6と、水素の供給を促進又は抑制する水素遮閉膜7とが形成されている。水素遮閉膜7は個々の薄膜トランジスタに対応して選択的にパタニングされており、薄膜トランジスタの水素化を個別に制御する。例えばPチャネル型薄膜トランジスタに対しては水素遮閉膜7が設けられており、Nチャネル型薄膜トランジスタには水素遮閉膜7が設けられていない。これによりNチャネル型薄膜トランジスタの水素化処理速度が相対的に遅くなり、そのデプレッション化を防止できる。
請求項（抜粋）：
表示部及び周辺回路部を構成する薄膜トランジスタが絶縁基板上に集積形成された表示素子基板用半導体装置において、該絶縁基板上には薄膜トランジスタに対して水素の供給源となる水素含有膜と、水素の供給を促進又は抑制する水素遮閉膜とが形成されており、該水素遮閉膜は個々の薄膜トランジスタに対応して選択的にパタニングされており、薄膜トランジスタの水素化を個別に制御する事を特徴とする表示素子基板用半導体装置。
IPC (2件)：
H01L 29/786
, G02F 1/136 500
