特許
J-GLOBAL ID：200903086095106134
半導体装置とその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-227634
公開番号（公開出願番号）：特開平7-086583
出願日： 1993年09月14日
公開日（公表日）： 1995年03月31日
要約：
【要約】【目的】 本発明は半導体装置に使用されるシリサイド膜の形成方法に係わり、サリサイド工程でのゲート電極、ソース・ドレイン拡散層間のシリサイド膜によるショートを確実に防止することを目的とする。【構成】 半導体基板1上のゲート電極4の側壁部に形成されたサイドウォール絶縁膜7が第一の絶縁膜5と第二の絶縁膜6の積層された二層からなり、かつ、下層の第一の絶縁膜5の表面が上層の第二の絶縁膜6より、ゲート電極4の側壁部の上端及び下端で窪んだ構造を有し、半導体基板1上に被覆された高融点金属膜9が、サイドウォール絶縁膜7の下端で不連続な構造を有するように構成する。
請求項（抜粋）：
半導体基板(1) 上のゲート電極(4)側壁部に形成されたサイドウォール絶縁膜(7) が第一の絶縁膜(5) と第二の絶縁膜(6) の積層された二層からなり、かつ、サイドウォール絶縁膜(7) の下端で、下層の第一の絶縁膜(6)の表面が上層の第二の絶縁膜(7) より窪んだ構造を有し、該半導体基板(1) 上に被覆された高融点金属膜(9) が該サイドウォール絶縁膜(7) の下端で不連続な構造を有することを特徴とする半導体装置。
IPC (3件)：
H01L 29/78
, H01L 21/336
, H01L 21/28
