特許
J-GLOBAL ID：200903086108621726
半導体装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-159222
公開番号（公開出願番号）：特開平6-005810
出願日： 1992年06月18日
公開日（公表日）： 1994年01月14日
要約：
【要約】【目的】 DRAM等で形成された強誘電体膜を用いたメモリセルにおいて、断面構造が平坦でかつシリコン基板と下電極との熱的反応を抑制する。【構成】 酸化膜5の開口を介しシリコン基板1の一主面に接して設けられた多結晶シリコン膜6上に、チタンシリサイド7と第1のPt膜8からなる下電極、強誘電体膜9および第2のPt膜10からなる上電極とで構成された容量を設けた。
請求項（抜粋）：
絶縁膜の開口を介し支持基板の一主面に接して設けられた多結晶シリコン膜上に、金属シリサイドと1層以上の金属層からなる下電極、強誘電体膜からなる容量絶縁膜および1層以上の金属層からなる上電極とで構成された容量を有する半導体装置。
IPC (2件)：
引用特許：
前のページに戻る
