制御命令演算処理装置

発明者： ,
出願人/特許権者：
代理人 (1件)：宮園純一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-063436
公開番号（公開出願番号）：特開平7-271413
出願日： 1994年03月31日
公開日（公表日）： 1995年10月20日
要約：

【要約】【目的】命令の実行性能に影響を与えずに、POL命令の実行スケジューリングでのタスクスイッチ時間のオーバーヘッドを最小に抑える。【構成】汎用マイクロプロセッサμPと産業用プラント制御用のプログラミングPOL命令を実行する専用ハードウェアH/Wである専用プロセッサPOLGと、POLコードの命令が格納されているPOLコードメモリと、POLGがPOL命令の実行上使用するPOLソース空間とからなり、上記POLGを、POL命令の実行コードのアドレスを示すプログラムカウンタと、POL命令実行専用の汎用レジスタであるアキュームレータを含むPOL命令を実行するのに必要な各種データを記憶する汎用レジスタと、POLのソースアドレスを計算するソースアドレス計算部と、μPとのインターフェースを行うバスインターフェースと、ソースアクセスを行うソースアクセスインターフェースと、POLコードをフェッチするCDIF部と、POL命令の演算を行う演算部と、実行制御を行う管理部とから構成する。

請求項（抜粋）：

産業用プラント等における制御特有のプログラミング(以下POL)言語の系統の命令を実行する専用のコプロセッサ(以下POLG)と、数値演算処理をする汎用マイクロプロセッサ(以下汎用μP)と、POL命令のコードが格納されているPOLコードメモリと、前記POLGがPOL命令の実行上使用するPOLソース空間とからなり、マルチプロセッサ構成で実現した制御命令演算処理装置(以下CPU)において、前記POLGを、前記POL命令の実行コードのアドレスを示すプログラムカウンタ(以下PC)と、POL命令実行専用の汎用レジスタであるアキュームレータ(以下ACC)を含むPOL命令を実行するのに必要な各種データを記憶する汎用レジスタ(以下レジスタファイル)と、POLのソースアドレスを計算するソースアドレス計算部(以下SAD部)と、前記μPとのインタフェース(以下I/F)を行うバスインタフェース部(以下MPIF部)と、ソースアクセスを行うソースアクセスインタフェース部(以下SAIF部)と、前記POLコードをフェッチするインタフェース制御部(以下CDIF部)と、POL命令の演算を行う演算部(以下ALU部)と、実行制御を行う管理部(以下EXE部)とから構成し、上記CPUで、前記POLGでのPOL命令の実行を、上記汎用μPのリードバスアクセスと同期させ、上記汎用μPへのリードデータ(以下POLステータス)として、POL命令の実行結果をPOLGから返し、POL命令の実行を起動し、これらの命令実行状態を監視しているPOLエミュレータと、このPOLエミュレータの動作とPOLGの命令実行を同期化し、前記POLGのハードウェア(以下H/W)の動作及びPOLエミュレータ動作のオーバヘッドを最小にしたことを特徴とする制御命令演算処理装置。

IPC (6件)：

G05B 19/05 , G05B 15/02 , G05B 19/02 , G05B 19/048 , G06F 11/28 340 , G06F 15/16

FI (4件)：

G05B 19/05 A , G05B 15/02 M , G05B 19/05 G , G05B 19/05 D

前のページに戻る