特許

J-GLOBAL ID：200903086144002340

半導体記憶装置および制御方法

発明者： 池田 英二 ,  小松 唯英 ,  門前 ひとみ ,  平井 義郎
出願人/特許権者： 富士通株式会社 ,  株式会社ピーエフユー
代理人 (1件)： 京谷 四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平5-045490
公開番号（公開出願番号）：特開平6-259339
出願日： 1993年03月05日
公開日（公表日）： 1994年09月16日
要約：

【要約】【目的】 電源切断時や停電発生時に半導体メモリからバックアップ装置に退避すべきデータの量を小さくすること。【構成】 電源投入時にはバックアップ装置のデータが半導体メモリにローディングされる。更新テーブルは更新フラグを半導体メモリの各ブロック対応に持つ。オンの更新フラグは退避要を示し、オフの更新フラグは退避不要を示す。ライト・アクセス要求が送られて来たときには、ホスト・インタフェース系処理手段は、オンの更新フラグの数とライト・データのブロック数との加算結果が規定値nを越えたことを条件として、半導体メモリの内で更新がバックアップ装置に反映されていない更新ブロックの数がn以下になるように、更新データを退避する。逐次バックアップ系処理手段は、アクセス要求が処理されていないときに、半導体メモリの更新ブロックを退避する。

請求項（抜粋）：

複数のブロックに分割されて管理される半導体メモリと、バックアップ装置と、電源投入時処理手段,ホスト・インタフェース系処理手段,逐次バックアップ系処理手段,電源切断時処理手段,更新テーブルおよび更新テーブル制御手段を有するコントローラとを具備する半導体記憶装置であって、更新テーブルは、更新フラグを半導体メモリの各ブロック対応に有し、更新テーブル制御手段は、半導体メモリのブロックにホストから送られてきたライト・データが書き込まれた時に対応する更新フラグをオンし、半導体メモリのブロックのデータと同一のデータがバックアップ装置に書き込まれた時に対応する更新フラグをオフするように構成され、電源投入時処理手段は、電源投入時に起動され、バックアップ装置のデータを半導体メモリにローディングする処理を行うよう構成され、ホスト・インタフェース系処理手段は、ホストからアクセス要求が送られて来た時に動作し、アクセス要求がライト・アクセス要求の場合には、当該ライト・データが送られて来る前におけるオンの更新フラグの数Xと当該ライト・データのブロック数Nとを加算し、加算結果が規定値nを越える場合には、半導体メモリ中の更新ブロックのうちバックアップ装置に反映されていない更新ブロックの数が規定値n以下になるように、更新ブロックのデータをバックアップ装置に書き込む処理を行うように構成され、逐次バックアップ系処理手段は、ホスト・インタフェース系処理手段が処理を行っていないことを条件に処理を行い、更新テーブル中のオンの更新フラグに対応する半導体メモリのブロックのデータをバックアップ装置に書き込む処理を行うように構成され、電源切断時処理手段は、電源切断時に起動され、更新テーブル中のオンの更新フラグに対応する半導体メモリのブロックのデータをバックアップ装置に書き込む処理を行うように構成されていることを特徴とする半導体記憶装置。

IPC (2件)：

G06F 12/16 340 ,  G06F 3/08

引用特許：

審査官引用 (3件)

• 特開昭63-187355
  
• 特開昭63-059644
  
• 特開平4-239357