特許

J-GLOBAL ID：200903086159738571

ライン数変換処理回路およびこれを搭載した表示装置

発明者： 北川 秀行
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平10-323070
公開番号（公開出願番号）：特開2000-148059
出願日： 1998年11月13日
公開日（公表日）： 2000年05月26日
要約：

【要約】【課題】 動き適応型変換方式ではフィールドメモリが必要となり、単純倍速変換処理方式では2倍のライン数の増加でない場合には適用できなく、また補間処理は解像度の劣化を伴うことになり、特にその拡大率が大きくなるとその劣化は顕著になる。【解決手段】 インターレース信号をノンインターレース信号に変換するライン数変換処理回路2において、インターレース信号のライン数を先ず、良好な画質を得ることが可能な単純倍速変換処理回路21で2倍のライン数にする。次に、2倍のライン数では足りない分のライン数を拡大処理(補間処理)回路22で生成し、最終的に所定ライン数のノンインターレース信号に変換する。

請求項（抜粋）：

インターレース信号を所定倍のライン数の信号に変換する単純倍速変換手段と、前記単純倍速変換手段で所定倍のライン数に変換された信号を所定ライン数のノンインターレース信号に変換する補間処理手段とを備えたことを特徴とするライン数変換処理回路。

IPC (4件)：

G09G 1/16 ,  G09G 3/20 650 ,  H04N 5/66 ,  H04N 7/01

FI (4件)：

G09G 1/16 F ,  G09G 3/20 650 E ,  H04N 5/66 B ,  H04N 7/01 G

Fターム (18件)：

5C058AA06 ,  5C058BB15 ,  5C058BB16 ,  5C058BB17 ,  5C063AA01 ,  5C063BA04 ,  5C063CA01 ,  5C080AA10 ,  5C080BB05 ,  5C080DD02 ,  5C080DD07 ,  5C080EE19 ,  5C080EE21 ,  5C080JJ02 ,  5C080JJ04 ,  5C080JJ05 ,  5C080JJ07 ,  5C080KK43