特許

J-GLOBAL ID：200903086161837404

半導体集積回路装置及びその製造方法

発明者： 小林 秀紀
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-031572
公開番号（公開出願番号）：特開平11-233639
出願日： 1998年02月13日
公開日（公表日）： 1999年08月27日
要約：

【要約】【課題】 高いI/O電圧に対しても耐圧を十分確保することができ、しかも製造工程が簡易であり、半導体装置の面積の縮小化が可能である静電破壊保護回路部の構造を提案することを目的としている。【解決手段】 部装置と直接接続されない内部回路と、前記外部装置と直接接続されるバッファー回路とを有する半導体集積回路装置であって、バッファー回路を構成するトランジスタのソース/ドレイン領域表面に、該ソース/ドレイン領域上に形成されるコンタクトホールと同じ大きさの又はコンタクトホールを形成する際のフォトリソグラフィー技術におけるアライメントずれのマージンの分だけ前記コンタクトホールよりも大きなシリサイド層が形成されてなる半導体集積回路装置。

請求項（抜粋）：

外部装置に直接接続されない内部回路と直接接続されるバッファー回路とを有する半導体集積回路装置であって、バッファー回路を構成するトランジスタのソース/ドレイン領域表面に、該ソース/ドレイン領域上に形成されるコンタクトホールと同じ大きさの又はコンタクトホールを形成する際のフォトリソグラフィー技術におけるアライメントずれのマージンの分だけ前記コンタクトホールよりも大きなシリサイド層が形成されてなる半導体集積回路装置。

IPC (4件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/768 ,  H01L 29/78

FI (3件)：

H01L 27/08 102 A ,  H01L 21/90 C ,  H01L 29/78 301 X