特許

J-GLOBAL ID：200903086196250325

半導体装置の製造方法

発明者： 藤田 勝志 ,  佐々木 正義
出願人/特許権者： ソニー株式会社
代理人 (1件)： 尾川 秀昭
公報種別：公開公報
出願番号（国際出願番号）：特願平3-354643
公開番号（公開出願番号）：特開平5-166945
出願日： 1991年12月18日
公開日（公表日）： 1993年07月02日
要約：

【要約】【目的】 コンタクトホール形成後のイオン打込みによるチャージアップを防止する。【構成】 層間絶縁層の形成後コンタクトホール形成前にチャージアップ防止用導電膜を形成する。

請求項（抜粋）：

導電層あるいは導電領域上にそれを覆う絶縁層を形成し、絶縁層にコンタクトホールを形成し、その後、該コンタクトホールを通して上記導電層あるいは導電領域に不純物をイオン打込みし、しかる後、該コンタクトホールを通して上記導電層あるいは導電領域に接続される配線層を形成する半導体装置の製造方法において上記絶縁層の形成後上記コンタクトホール形成前にチャージアップ防止用導電膜を形成する工程を有することを特徴とする半導体装置の製造方法

IPC (2件)：

H01L 21/90 ,  H01L 21/265

引用特許：

審査官引用 (5件)

• 特開平1-186668
  
• 特開昭63-318753
  
• 特開平2-116122
  
• 特開平3-203323
  
• 特開平3-270014