特許

J-GLOBAL ID：200903086214451724

画像信号の送信装置および受信装置

発明者： 渡辺 幹夫
出願人/特許権者： 富士写真フイルム株式会社
代理人 (1件)： 香取 孝雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-228347
公開番号（公開出願番号）：特開平10-075428
出願日： 1996年08月29日
公開日（公表日）： 1998年03月17日
要約：

【要約】【課題】 プリンタ装置および再生装置のフレームメモリの容量を削減することのできる画像信号の送信装置と受信装置を提供。【解決手段】 メモリ40には画像信号の画素データの表わす画面がブロックに分割され、画素データがブロックごとに完結され蓄積されている。伝送インタフェース回路52は受信装置4から通信線102 を介して規格IEEE1394またはそれに準ずる非同期モードの要求信号を受け、その信号を制御部56に送る。制御部56は伝送タイミング制御部54を制御し、規格IEEE1394またはそれに準ずる伝送クロックの速度に基づく速度で、かつ要求信号の仕様データに含まれている受信装置4の画素データの記憶形式および印刷速度または表示速度に基づいてメモリ40からのブロックごとの画素データの読み出しおよび読み出し停止を行ない、伝送インタフェース回路52から通信線102 へ規格IEEE1394またはそれに準ずる同期モードでの画素データの送信および停止を行なう。したがって、受信装置4のプリンタ部6および再生部5のフレームメモリの容量を削減することのできる。

請求項（抜粋）：

通信線を介して要求信号を受けて1画面の静止画像の画像信号を該通信線に送信する画像信号の送信装置において、該装置は、前記画像信号の画素データの表わす画面がブロックに分割され、該画素データがブロックごとに完結され蓄積される第1の記憶手段と、前記通信線から要求信号を受けて出力し、前記第1の記憶手段からのブロックごとの画素データを所定の周波数の伝送クロックにてシリアルに該通信線に出力する伝送インタフェース手段と、前記第1の記憶手段および伝送インタフェース手段を制御する制御手段とを有し、該制御手段は、前記伝送クロックの速度に基づく速度で、かつ前記伝送インタフェース手段からの要求信号の仕様データに含まれている受信装置の画素データの記憶形式および印刷速度または表示速度に基づいて前記第1の記憶手段からのブロックごとの画素データの読み出しおよび読み出し停止を行なうことを特徴とする画像信号の送信装置。

IPC (7件)：

H04N 7/00 ,  G06F 13/00 351 ,  H04N 1/00 107 ,  H04N 1/21 ,  H04N 1/32 ,  H04N 1/41 ,  H04N 7/24

FI (7件)：

H04N 7/00 Z ,  G06F 13/00 351 G ,  H04N 1/00 107 Z ,  H04N 1/21 ,  H04N 1/32 Z ,  H04N 1/41 Z ,  H04N 7/13 Z