特許

J-GLOBAL ID：200903086221552269

PMOSトランジスタ製造方法及びCMOSトランジスタ製造方法

発明者： 申 東 石 ,  李 周 遠 ,  金 泰 均
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 特許業務法人共生国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2008-122044
公開番号（公開出願番号）：特開2008-283182
出願日： 2008年05月08日
公開日（公表日）： 2008年11月20日
要約：

【課題】簡単な工程を通じて優れた動作特性を有するPMOSトランジスタ及びCMOSトランジスタの製造方法を提供する。【解決手段】 PMOSトランジスタの製造方法において、基板上にゲート酸化膜パターン及び該ゲート酸化膜パターン上に積層されるゲート電極を含むゲート構造物を形成する段階と、前記ゲート構造物に隣接する両側の基板表面下に周期表第3族からなる不純物を注入させて複数の不純物領域を形成する段階と、前記基板の表面及びゲート構造物表面上に不純物拡散防止膜を形成する段階と、前記不純物拡散防止膜上にシリコン窒化膜を形成する段階と、前記不純物領域に含まれる不純物を活性化させながら前記不純物領域間に歪みシリコン領域(strained silicon region)が形成されるように前記基板を熱処理する段階とを有することを特徴とする。【選択図】 図5

請求項（抜粋）：

基板上にゲート酸化膜パターン及び該ゲート酸化膜パターン上に積層されるゲート電極を含むゲート構造物を形成する段階と、 前記ゲート構造物に隣接する両側の基板表面下に周期表第3族からなる不純物を注入させて複数の不純物領域を形成する段階と、 前記基板の表面及びゲート構造物表面上に不純物拡散防止膜を形成する段階と、 前記不純物拡散防止膜上にシリコン窒化膜を形成する段階と、 前記不純物領域に含まれる不純物を活性化させながら前記不純物領域間に歪みシリコン領域(strained silicon region)が形成されるように前記基板を熱処理する段階とを有することを特徴とするPMOSトランジスタ製造方法。

IPC (4件)：

H01L 29/78 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 21/283

FI (5件)：

H01L29/78 301S ,  H01L27/08 321C ,  H01L27/08 321D ,  H01L27/08 321E ,  H01L21/283 B

Fターム (62件)：

4M104AA01 ,  4M104AA09 ,  4M104BB01 ,  4M104BB20 ,  4M104DD55 ,  4M104DD66 ,  4M104DD78 ,  4M104DD79 ,  4M104DD81 ,  4M104DD84 ,  4M104DD91 ,  4M104EE05 ,  4M104EE12 ,  4M104EE16 ,  4M104EE17 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BA10 ,  5F048BB05 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BB15 ,  5F048BB18 ,  5F048BC01 ,  5F048BC19 ,  5F048BD01 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048BF17 ,  5F048BG13 ,  5F048DA25 ,  5F140AA05 ,  5F140AB03 ,  5F140AC01 ,  5F140AC28 ,  5F140BA01 ,  5F140BA20 ,  5F140BF01 ,  5F140BF04 ,  5F140BG08 ,  5F140BG14 ,  5F140BG37 ,  5F140BG43 ,  5F140BG53 ,  5F140BH22 ,  5F140BK10 ,  5F140BK13 ,  5F140BK21 ,  5F140CB04 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CC11 ,  5F140CC13 ,  5F140CC15 ,  5F140CF07

引用特許：

出願人引用 (1件)

• 米国特許出願公開第2005/136583号明細書