特許
J-GLOBAL ID:200903086252730106
基板処理装置、基板検査方法および基板処理システム
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
吉田 茂明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-209088
公開番号(公開出願番号):特開2002-151403
出願日: 2001年07月10日
公開日(公表日): 2002年05月24日
要約:
【要約】【課題】 スループットの低下を抑制しつつも適切な基板の検査を行うことができる基板処理装置および基板検査方法を提供する。【解決手段】 基板に対してレジスト塗布処理および現像処理を行う基板処理装置内に検査ユニット30を設ける。検査ユニット30は、下から順に膜厚測定器32と、線幅測定器33と、重ね合わせ測定器34と、マクロ欠陥検査器35とを積層して配置している。検査ユニット30は、基板処理装置内に形成される基板の搬送経路の途中に設けられている。また、基板処理装置内にて処理される基板はこれら各検査部に対して選択的に搬入される。従って、必要に応じて適宜に装置内にて基板の検査を行うことができ、スループットの低下を抑制しつつも適切な基板の検査を行うことができる。
請求項(抜粋):
複数の処理部間にて所定の処理手順に従って搬送部が基板を順次搬送することにより基板に処理を行う基板処理装置であって、前記基板処理装置内にそれぞれが異なる内容の基板検査を行う複数の検査部を備えることを特徴とする基板処理装置。
IPC (7件):
H01L 21/027
, B05C 11/00
, B05D 1/40
, B05D 7/00
, H01L 21/68
, G03F 7/16 501
, G03F 7/30 501
FI (9件):
B05C 11/00
, B05D 1/40 A
, B05D 7/00 H
, H01L 21/68 A
, G03F 7/16 501
, G03F 7/30 501
, H01L 21/30 502 V
, H01L 21/30 562
, H01L 21/30 502 J
Fターム (47件):
2H025AB08
, 2H025AB16
, 2H025AB17
, 2H025EA04
, 2H025FA15
, 2H096AA24
, 2H096AA25
, 2H096AA27
, 2H096CA12
, 2H096GA21
, 4D075AC64
, 4D075BB14Y
, 4D075BB32Z
, 4D075DA06
, 4D075DC22
, 4D075EA45
, 4F042AA02
, 4F042AA07
, 4F042AB00
, 4F042BA05
, 4F042BA25
, 4F042DB01
, 4F042DF09
, 4F042DF15
, 4F042DF32
, 4F042EB05
, 4F042EB09
, 5F031CA02
, 5F031CA05
, 5F031CA07
, 5F031FA01
, 5F031FA02
, 5F031FA04
, 5F031FA07
, 5F031GA03
, 5F031MA02
, 5F031MA03
, 5F031MA26
, 5F031MA30
, 5F031MA33
, 5F031PA02
, 5F031PA30
, 5F046AA18
, 5F046CD01
, 5F046CD05
, 5F046JA21
, 5F046LA18
引用特許:
前のページに戻る