特許
J-GLOBAL ID:200903086260892123

LSI設計の修正方法

発明者:
出願人/特許権者:
代理人 (1件): 長尾 常明
公報種別:公開公報
出願番号(国際出願番号):特願平9-289201
公開番号(公開出願番号):特開平11-110438
出願日: 1997年10月07日
公開日(公表日): 1999年04月23日
要約:
【要約】【課題】 レイアウト設計後の論理機能の修正を短期間で行う。【解決手段】 ハードウエア記述言語を論理機能に関して修正する機能設計修正ステップ11と、修正したハードウエア記述言語と修正前のLSI設計により得た使用ゲート情報に基づいて論理合成を行う論理合成修正ステップ12と、修正した回路接続情報と前記使用ゲート情報に対応するセル配置情報とに基づき、すでに配置されているセルに対して再配線を行うレイアウト修正ステップ13とを具備する。
請求項(抜粋):
ハードウエア記述言語を論理機能に関して修正して修正ハードウエア記述言語を作成する機能設計修正ステップと、前記修正ハードウエア記述言語と修正前のLSI設計により得た使用ゲート情報に基づいて論理合成を行い、修正した論理回路図と修正した回路接続情報を生成する論理合成修正ステップと、前記修正した回路接続情報と前記使用ゲート情報に対応するセル配置情報とに基づき、すでに配置されているセルに対して再配線を行うレイアウト設計修正ステップと、を具備することを特徴とするLSI設計の修正方法。
IPC (2件):
G06F 17/50 ,  H01L 21/82
FI (4件):
G06F 15/60 654 R ,  G06F 15/60 656 R ,  G06F 15/60 658 R ,  H01L 21/82 C

前のページに戻る