特許
J-GLOBAL ID：200903086261857348
自動利得制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
茂泉 修司
公報種別：公開公報
出願番号（国際出願番号）：特願平4-295170
公開番号（公開出願番号）：特開平6-152289
出願日： 1992年11月04日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 入力信号が断となった時、AGC回路の増幅器の利得が最小となるように制御するAGC回路に関し、増幅器の出力信号レベルのみを検出することにより、回路規模を縮小すると共に信頼性の向上を図り、コスト高を抑える。【構成】 増幅器1の出力信号レベルが入力信号の断状態を示す閾値を下回った時、該増幅器1の利得が最小となるように制御する制御部3を設けたもの。
請求項（抜粋）：
入力信号を増幅器(1) で増幅し、その出力信号を分配器(2)で出力側と制御部(3) とに分配し、該制御部(3) が該出力信号のレベルを検出して、該出力信号レベルと予め設定されている該出力信号レベルの目標値との差分を検出し、該差分に応じて該増幅器(1) の利得をループフィルタ(4) を介して調整し該出力信号レベルを一定に保つ自動利得制御回路において、該制御部(3) が、該増幅器(1) の出力信号レベルが該入力信号の断状態を示す閾値を下回った時、該増幅器(1) の利得を最小となるように制御することを特徴とする自動利得制御回路。
IPC (2件)：
前のページに戻る
