特許

J-GLOBAL ID：200903086309347819

半導体装置とその製造方法

発明者： 瀧澤 照夫
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-321206
公開番号（公開出願番号）：特開2002-134741
出願日： 2000年10月20日
公開日（公表日）： 2002年05月10日
要約：

【要約】【課題】 n+SiGeの仕事関数を制御できるようにする。【解決手段】 高濃度に不純物をドープしたシリコンゲルマニウムカーバイド半導体膜をトランジスタのゲート電極2に用いることにより、P型及びN型のいずれのMOSFETに於いても、閾値電圧を制御できる。

請求項（抜粋）：

半導体基板に形成する絶縁ゲート電界効果トランジスタ(MOSFET)を含む半導体装置であって、ゲート電極としてシリコンゲルマニウムカーバイド(SiGeC)膜を用いることを特徴とする半導体装置。

IPC (6件)：

H01L 29/78 ,  H01L 21/265 604 ,  H01L 21/28 301 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/786

FI (6件)：

H01L 21/265 604 Z ,  H01L 21/28 301 D ,  H01L 29/78 301 G ,  H01L 27/08 321 D ,  H01L 29/78 617 M ,  H01L 29/78 617 L

Fターム (55件)：

4M104AA09 ,  4M104BB01 ,  4M104BB39 ,  4M104CC01 ,  4M104DD02 ,  4M104DD43 ,  4M104DD55 ,  4M104DD82 ,  4M104DD84 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F040DC01 ,  5F040EB12 ,  5F040EC02 ,  5F040EC04 ,  5F040EF02 ,  5F040EH02 ,  5F040EH07 ,  5F040EK05 ,  5F040FA05 ,  5F040FB02 ,  5F040FC11 ,  5F040FC15 ,  5F048AC03 ,  5F048BA01 ,  5F048BA16 ,  5F048BB04 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB13 ,  5F048BB15 ,  5F048BC06 ,  5F048BF06 ,  5F048BG14 ,  5F048DA25 ,  5F110AA08 ,  5F110CC02 ,  5F110DD05 ,  5F110EE01 ,  5F110EE02 ,  5F110EE05 ,  5F110EE08 ,  5F110EE12 ,  5F110EE14 ,  5F110EE32 ,  5F110EE48 ,  5F110GG02 ,  5F110GG12 ,  5F110HK05 ,  5F110HK40 ,  5F110HM15 ,  5F110NN02