特許

J-GLOBAL ID：200903086315070411

絶縁ゲート半導体素子の駆動回路

発明者： 簑谷 由成
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平7-226215
公開番号（公開出願番号）：特開平9-074344
出願日： 1995年09月04日
公開日（公表日）： 1997年03月18日
要約：

【要約】【目的】半導体素子1のオン動作時やオフ動作時に発生しやすい電圧Vceや電流Iの過渡振動を抑制しながらスイッチング速度を向上する。【構成】半導体素子1のゲート電圧Vgを基準値と比較してその結果に応じて論理状態が変化する電圧検出信号Sdを発する電圧検出手段10と、ゲート駆動電源電圧Vdを分圧するオン動作用とオフ動作用の分圧回路21, 22と、その各分圧点と出力点が共通接続されたトライステート回路31, 32と、それらの各1対のトランジスタのオンオフを入力信号Siと電圧検出信号Sdの論理状態に応じ制御する制御手段40とを用い、入力信号Siの論理状態の変化後に電圧検出信号Sdの論理状態が変化するまでの遅れ時間τpやτnの間はトライステート回路31と32の出力点を交互にフロート状態に制御して分圧回路21や22による分圧を出力信号Sop, Sonの中間値Vip,Vin として出力し、それらを受ける駆動トランジスタ50p, 50nの相互接続点から出力信号Soを導出して半導体素子1のゲートを駆動する。

請求項（抜粋）：

半導体素子のゲートに掛かる電圧を受けてその値の基準値との比較結果に応じて論理状態が切り換わる電圧検出信号を発する電圧検出手段と、ゲート用の駆動電源電圧を所定比に分圧する分圧回路と、1対のトランジスタを駆動電源電圧に対して直列接続してなり,両者の相互接続点を出力点としてその論理状態がフロート状態を含む3状態に制御され,分圧回路の分圧点と共通接続されたこの出力点から半導体素子のゲート駆動用の出力信号が導出されるトライステート回路と、半導体素子のオンオフを指定する入力信号と電圧検出信号とを受けて両信号の論理状態に応じてトライステート回路のトランジスタのオンオフ状態を制御する制御手段とを備え、入力信号の論理状態が切り換わった後に電圧検出信号の論理状態が変化するまでの時間内は制御手段によってトライステート回路をフロート状態に制御して分圧回路の分圧を出力信号として取り出すようにしたことを特徴とする絶縁ゲート半導体素子の駆動回路。

IPC (7件)：

H03K 17/16 ,  H03K 17/56 ,  H03K 19/0175 ,  H03K 19/003 ,  H03K 19/007 ,  H03K 19/013 ,  H03K 19/0948

FI (7件)：

H03K 17/16 F ,  H03K 19/003 B ,  H03K 19/007 ,  H03K 19/013 ,  H03K 17/56 Z ,  H03K 19/00 101 F ,  H03K 19/094 B