半導体装置及びその製造方法並びに携帯電子機器

発明者： , ,
出願人/特許権者：
代理人 (1件)：青山葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-302095
公開番号（公開出願番号）：特開2003-110109
出願日： 2001年09月28日
公開日（公表日）： 2003年04月11日
要約：

【要約】【課題】簡単な工程により、均一な厚さのチャネル領域を形成し、特性の安定したダブルゲート型電界効果トランジスタを提供すること。【解決手段】チャネル領域161の上下には、夫々ゲート酸化膜141及びシリコン酸化膜142を介して、フロントゲートの役割を果たすゲート電極143及びバックゲートの役割を果たすN型の浅いウェル領域123が形成されている。また、上記ゲート電極143及びN型の浅いウェル領域123は、電気的に接続されている。したがって、上記ゲート電極143にトランジスタをオン状態にすべき電圧を加えると、チャネル領域161の上下両面にチャネルが形成されるので、シングルゲート構造の電界効果トランジスタに比べて大きな駆動電流を得ることができる。

請求項（抜粋）：

半導体基板と、素子分離領域と、上記半導体基板内に形成された第1導電型の深いウェル領域と、上記第1導電型の深いウェル領域内に形成された第2導電型の浅いウェル領域と、上記第2導電型の浅いウェル領域上に第1の絶縁膜を介して形成された半導体膜と、上記半導体膜上に第2の絶縁膜を介して形成されたゲート電極とを備え、上記第2導電型の浅いウェル領域と上記ゲート電極とは電気的に接続され、上記素子分離領域は、上記第1導電型の深いウェル領域と上記第2導電型の浅いウェル領域との接合の深さよりも深い深さを有し、上記半導体膜のうち上記ゲート電極で覆われた部分にはチャネル領域が形成され、上記半導体膜のうち上記ゲート電極で覆われない部分には、第2導電型のソース領域及びドレイン領域が形成されたことを特徴とする半導体装置。

IPC (4件)：

H01L 29/786 , H01L 21/20 , H01L 21/28 301 , H01L 21/336

FI (5件)：

H01L 21/20 , H01L 21/28 301 A , H01L 29/78 617 N , H01L 29/78 627 G , H01L 29/78 616 T

Fターム (64件)：

4M104AA09 , 4M104BB01 , 4M104BB02 , 4M104BB04 , 4M104CC05 , 4M104DD34 , 4M104DD43 , 4M104EE09 , 4M104EE10 , 4M104FF31 , 4M104GG09 , 5F052AA11 , 5F052DA02 , 5F052DA05 , 5F052DB01 , 5F052FA06 , 5F052JA01 , 5F110AA01 , 5F110AA16 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE02 , 5F110EE03 , 5F110EE09 , 5F110EE10 , 5F110EE22 , 5F110EE24 , 5F110EE30 , 5F110EE32 , 5F110EE43 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF09 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG04 , 5F110GG13 , 5F110GG24 , 5F110GG34 , 5F110GG35 , 5F110GG44 , 5F110HJ01 , 5F110HJ13 , 5F110HJ23 , 5F110HK05 , 5F110HK09 , 5F110HK14 , 5F110HK16 , 5F110HK21 , 5F110HK40 , 5F110HM02 , 5F110NN62 , 5F110PP01 , 5F110PP10 , 5F110PP13 , 5F110PP21 , 5F110PP23 , 5F110PP24 , 5F110PP34 , 5F110QQ11

前のページに戻る