特許
J-GLOBAL ID：200903086338865713
分周回路
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-182415
公開番号（公開出願番号）：特開平7-038423
出願日： 1993年07月23日
公開日（公表日）： 1995年02月07日
要約：
【要約】【目的】 分周信号が要する分周回路内での遅延時間をより少なくし、分周回路の高速化を容易にする。【構成】 トランスミッションゲートT1のゲート端子にクロックCLKを入力し、トランスミッションゲートT1の出力端子と入力端子間に反転遅延増幅の機能を持った素子S1を接続し、つまり、たった1つのトランスミッションゲートと単相のクロック信号と反転遅延増幅の機能を持った素子を持った構成にすることによって、分周信号が要する分周回路内での遅延時間をより少なくし、分周回路の高速化を容易にする。
請求項（抜粋）：
入,出力端子およびゲート端子を持ち、ゲート端子に単相のクロック信号を入力することによってオン・オフ動作を行なうトランスミッションゲートと、入力端子が前記トランスミッションゲートの出力端子に接続され、該入力端子からの入力信号に対し反転,遅延,増幅を合わせ行なって前記トランスミッションゲートの入力端子に出力する機能を持った素子と、該反転遅延増幅機能素子の出力端子と前記トランスミッションゲートの入力端子とに接続され、前記クロック信号の周波数の整数分の1の周波数を持った分周信号を出力する分周出力端子とを備えたことを特徴とする分周回路。
IPC (3件)：
H03K 23/00
, H03K 23/44
, H03K 23/54
