特許
J-GLOBAL ID：200903086353166406
半導体回路装置及びその回路実装方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀樹
公報種別：公開公報
出願番号（国際出願番号）：特願平6-293695
公開番号（公開出願番号）：特開平8-139226
出願日： 1994年11月04日
公開日（公表日）： 1996年05月31日
要約：
【要約】【目的】 基板間の安定した接続が行え、信頼性に優れた半導体回路装置及びその回路接続方法を提供する。【構成】 バンプランド4とマザーボードランド11との間にばね状に加工されたカラム10を圧縮させて介装し、この柔軟性に富むカラム10を介してパンプランド4とマザーボードランド11との間をはんだ接続することにより、熱応力や機械的応力によるバンプグリッドアレイパッケージ1側の反りおよびマザーボード2側の反り、あるいははんだ膜圧のバラツキ等を良く吸収して安定した接続ができるようにした。
請求項（抜粋）：
半導体チップが搭載された第1の基板側の端子を第2の基板側の端子にはんだ接合してなる半導体回路装置において、前記第1の基板側の端子と前記第2の基板側の端子との間にばね状に加工された導電性のカラムを圧縮させて介装し、前記カラムと前記各端子端子間をそれぞれはんだ接続してなることを特徴とする半導体回路装置。
FI (2件)：
H01L 23/12 L
, H01L 23/12 Z
