特許

J-GLOBAL ID：200903086399236042

半導体集積回路装置

発明者： 若原 篤志 ,  清水 照久
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平6-011521
公開番号（公開出願番号）：特開平7-218595
出願日： 1994年02月03日
公開日（公表日）： 1995年08月18日
要約：

【要約】【目的】 半導体集積回路装置において、劣化故障の発生を未然に予測し、半導体集積回路装置を搭載する電子機器の信頼性を向上することができる。【構成】 半導体基板20上に複数の素子からなる集積回路が構成され、該素子の劣化故障により前記集積回路が動作不能となる半導体集積回路装置において、前記素子より劣化の進行が早い劣化予測素子112を前記半導体基板20上に設け、前記集積回路と同じ駆動源により該劣化予測素子112を動作させる手段と、前記劣化予測素子112の劣化の度合を検出する劣化度合検出手段113と、該劣化度合検出手段113の出力に基づいて前記劣化予測素子112の劣化度合を示す手段とを備える。また、前記劣化予測素子は複数の絶縁層で構成した段差上に設けた配線21からなる。

請求項（抜粋）：

半導体基板上に複数の素子からなる集積回路が構成され、該素子の劣化故障により前記集積回路が動作不能となる半導体集積回路装置において、前記素子より劣化の進行が早い劣化予測素子を前記半導体基板上に設け、前記集積回路と同じ駆動源により該劣化予測素子を動作させる手段と、前記劣化予測素子の劣化の度合を検出する劣化度合検出手段と、該劣化度合検出手段の出力に基づいて前記劣化予測素子の劣化度合を示す手段とを備えたことを特徴とする半導体集積回路装置。

IPC (4件)：

G01R 31/28 ,  G01R 31/26 ,  H01L 21/66 ,  H01L 21/82

FI (2件)：

G01R 31/28 V ,  H01L 21/82 T