特許
J-GLOBAL ID:200903086400324716
無線受信装置及び無線受信方法
発明者:
出願人/特許権者:
代理人 (5件):
小栗 昌平
, 本多 弘徳
, 市川 利光
, 高松 猛
, 濱田 百合子
公報種別:公開公報
出願番号(国際出願番号):特願2002-377198
公開番号(公開出願番号):特開2004-208175
出願日: 2002年12月26日
公開日(公表日): 2004年07月22日
要約:
【課題】低速AGCモードでのIFGCA制御電圧の追い込みを短時間に行うことができると共に、間欠受信の立ち上がり時のIFGCA制御電圧の収束を短時間に行うこと。【解決手段】LNA3の高利得モードと低利得モードの利得差分を取得して記憶装置12に記憶しておき、制御部20は、この記憶しておいた利得差分をIFGCA7の利得制御電圧に変換した電圧を、LNA3が高利得モードから低利得モードに変化した際にIFGCA7の利得制御電圧に加算し、得られた加算結果によりIFGCA7の利得を制御することにより、LNA3の利得差分がIFGCA7の利得制御により相殺される。また、IFGCA7の高速AGCモード時の利得制御電圧の収束値を毎回記憶し、2回目以降の受信立上がり毎に前記記憶しておいた前回の利得制御電圧の収束値を前記高速AGCモード時の利得制御電圧の初期値として設定する。【選択図】 図1
請求項(抜粋):
間欠受信検波した信号の第1周波数で利得制御する第1の増幅回路と、第2周波数で利得制御する第2の増幅回路とを有し、第1の増幅回路は高利得モードと低利得モードのいずれかに切り替えられ、第2の増幅回路は高速で利得制御される高速利得制御モードと低速で利得制御される低速利得制御モードを有し、第2の増幅回路で利得制御した受信信号をデジタル変換して復調する無線受信装置であって、
前記第1の増幅回路の高利得モードと低利得モードの利得差分を取得して記憶する記憶手段と、
前記記憶手段に記憶しておいた利得差分を前記第2の増幅回路の利得制御電圧に変換した電圧を、前記第1の増幅回路が高利得モードから低利得モードに変化した際に前記第2の増幅回路の利得制御電圧に加算する加算手段と、
を備えたことを特徴とする無線受信装置。
IPC (4件):
H04B1/16
, H03G3/20
, H03G3/30
, H04B1/69
FI (5件):
H04B1/16 R
, H03G3/20 A
, H03G3/20 C
, H03G3/30 B
, H04J13/00 C
Fターム (14件):
5J100JA01
, 5J100LA00
, 5J100LA10
, 5J100LA11
, 5K022EE01
, 5K022EE31
, 5K061AA11
, 5K061BB12
, 5K061CC02
, 5K061CC08
, 5K061CC23
, 5K061CC52
, 5K061CD04
, 5K061JJ24
前のページに戻る