信号処理回路及びパターン認識装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：大塚康徳 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-272557
公開番号（公開出願番号）：特開2003-085560
出願日： 2001年09月07日
公開日（公表日）： 2003年03月20日
要約：

【要約】【課題】演算処理ブロック間の配線構造及び演算処理ブロックの変調を含む信号処理機能を制御可能とし、少数の基本回路構成で多様な回路を構成可能にするとともに、不必要な回路構成及び回路特性の切り替えを省略する。【解決手段】入力信号を処理する複数のアナログ処理ブロックは、制御線を介して提供される制御信号に基づいて入力信号に対する変調を含む処理機能が可変な適応アナログ処理ブロックと、制御線を介して提供される制御信号に応じて信号線の接続/切断を行う複数のスイッチブロックとを含む。再構成可能演算処理回路はこのような複数のアナログ処理ブロックを含み、回路構成制御部2は、演算結果信号線22を介して入力される、各アナログ処理ブロックの演算結果に基づいて各制御線に制御信号を出力することにより、上記再構成可能演算処理回路に異なる信号処理機能を実現させる。

請求項（抜粋）：

複数の演算処理ブロックを有し、入力信号を処理するとともに、構成制御信号に基づいて処理回路の再構成が可能な演算処理手段と、記憶手段に記憶された回路構成情報に基づいて前記構成制御信号を生成し、前記演算処理手段に出力する構成制御手段とを有する信号処理回路であって、前記複数の演算処理ブロックの各々は、前記構成制御信号に含まれる制御信号に基づいて前記入力信号に対する、信号変調を含む処理機能が可変な適応処理ブロックと、前記適応処理ブロックと他の演算処理ブロックとを接続する信号線の間に設けられ、前記構成制御信号に含まれる制御信号に基づいて該信号線の接続/切断を行う複数のスイッチブロックとを備え、前記構成制御手段は、前記複数の演算処理ブロックの演算結果に基づくタイミングで、前記構成制御信号によって前記スイッチブロック及び前記適応処理ブロックを制御して、前記演算処理手段が異なる信号処理機能を実現することを特徴とする信号処理回路。

IPC (9件)：

G06T 7/00 350 , G06F 15/16 610 , G06F 15/173 , G06F 15/177 670 , G06F 17/10 , G06T 1/20 , H04N 5/232 , H04N 5/235 , H04N 9/04

FI (9件)：

G06T 7/00 350 C , G06F 15/16 610 G , G06F 15/173 Z , G06F 15/177 670 C , G06F 17/10 D , G06T 1/20 B , H04N 5/232 H , H04N 5/235 , H04N 9/04 B

Fターム (35件)：

5B045AA02 , 5B045BB15 , 5B045BB28 , 5B045GG12 , 5B056BB00 , 5B056BB71 , 5B056BB72 , 5B056EE05 , 5B056FF00 , 5B056HH00 , 5B057AA05 , 5B057BA02 , 5B057BA29 , 5B057CH03 , 5B057CH18 , 5B057DA11 , 5B057DB02 , 5B057DB09 , 5B057DC40 , 5C022AB01 , 5C022AB28 , 5C022AB66 , 5C065BB02 , 5C065BB08 , 5C065BB11 , 5C065DD02 , 5C065GG50 , 5L096BA05 , 5L096GA49 , 5L096HA11 , 5L096JA11 , 5L096LA01 , 5L096LA04 , 5L096LA11 , 5L096LA15

前のページに戻る