特許
J-GLOBAL ID：200903086418693930
データ処理装置のアーキテクチャ評価方法
発明者：
出願人/特許権者：
代理人 (1件)：
原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平7-143762
公開番号（公開出願番号）：特開平9-016642
出願日： 1995年06月09日
公開日（公表日）： 1997年01月17日
要約：
【要約】【構成】 データ処理装置のシステム分割工程で設計されたハードウエア構成を評価対象として入力する。データ処理の要求仕様として与えられたアプリケーションプログラムを設定する。アプリケーションプログラムを分枝の発生が回避されたプログラム部分である各基本ブロックまで分割する。ハードウエア構成の各構成が最大限並列に動作できるように各構成をデータ転送経路を考慮してスケジューリングして上記各基本ブロックの処理ステップ数をそれぞれ算出する。要求仕様に対応した入力データを用いてハードウエア構成の動作をシミュレートして、各基本ブロックの実行数をそれぞれ算出し、各処理ステップ数と上記実行数とからハードウエア構成を評価する。【効果】 アーキテクチャ設計の初期段階にてハードウエア構成をより正確に評価できるので、アーキテクチャ設計の最適化を迅速化できる。
請求項（抜粋）：
システム分割工程で決定された演算装置、記憶装置およびそれらを用いてデータ処理するためのデータ転送経路とからなるハードウエア構成を、ステップ数解析のためにモデル化する第1ステップと、データ処理の要求仕様であるアプリケーションプログラムを、分枝の発生が回避されたプログラム部分である各基本ブロックまで分割する第2ステップと、ハードウエア構成の各構成が最大限並列に動作できるように上記各基本ブロックをデータ転送経路を考慮してスケジューリングすることにより上記各基本ブロックの処理ステップ数をそれぞれ算出する第3ステップと、要求仕様に対応した典型的な入力データを用いて上記ハードウエア構成の動作をシミュレートして、上記各基本ブロックの実行数をそれぞれ算出する第4ステップと、上記各処理ステップ数と上記各実行数とからハードウエア構成を評価する第5ステップとを含むことを特徴とするデータ処理装置のアーキテクチャ評価方法。
IPC (4件)：
G06F 17/50
, G06F 9/06 530
, G06F 11/28 340
, G06F 11/34
G06F 15/60 654 Z
, G06F 9/06 530 U
, G06F 11/28 340 C
, G06F 11/34 N
, G06F 11/34 S
, G06F 15/60 672 Z
