特許

J-GLOBAL ID：200903086427908116

半導体装置およびその製造方法

発明者： 荻原 隆 ,  大脇 幸人 ,  青木 正身
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平6-057971
公開番号（公開出願番号）：特開平7-273233
出願日： 1994年03月29日
公開日（公表日）： 1995年10月20日
要約：

【要約】【構成】 本発明は、第1の半導体層と、この第1の半導体層の上に形成した絶縁膜と、この絶縁膜の上に設けられ且つ前記第1の半導体層の厚みとは異なる厚みを有する第2の半導体層と、この第2の半導体層の上に形成した機能素子とを具備してなる半導体装置である。【効果】本発明によれば、選択的に絶縁膜上のSi等の半導体の厚みを変えることにより、例えば、1チップ上において、部分的に完全空乏化型トランジスタとウエルに入ったトランジスタを作ることができるので、高性能な半導体装置が得られる。

請求項（抜粋）：

第1の半導体層と、この第1の半導体層の上に形成した絶縁膜と、この絶縁膜の上に設けられ且つ前記第1の半導体層の厚みとは異なる厚みを有する第2の半導体層と、この第2の半導体層の上に形成した機能素子とを具備してなることを特徴とする半導体装置。

IPC (2件)：

H01L 21/8249 ,  H01L 27/06

引用特許：

審査官引用 (3件)

• 特開平1-122158
  
• 特開平4-069966
  
• 特開昭60-054467