特許
J-GLOBAL ID:200903086441877436

配線基板の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 小鍜治 明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平3-245480
公開番号(公開出願番号):特開平5-082711
出願日: 1991年09月25日
公開日(公表日): 1993年04月02日
要約:
【要約】 (修正有)【目的】 高周波に対応できる低誘電率マルチチップモジュール対応基板の形成。【構成】 シリコン基板1上に第1の絶縁膜2を形成し、第1の絶縁膜2にドライエッチング法により小さな穴4を多数形成し、これら小さな穴4からシリコンのみを水酸化カリウム混液、またはフッ硝酸混液を用いエッチング、空洞を形成した後、小さな穴を多数開けた第1の絶縁膜2上に更に第2の絶縁膜5を形成し、第2の絶縁膜5上に導電体薄膜配線6を形成するという構成を備えたものである。【効果】 第1の絶縁膜の下に空気または真空の層を形成することにより以下のような効果がある。(1)空洞部分の比誘電率は約εr=1であり、酸化珪素の約4分の1である。(2)空洞部分のの厚さ第1の絶縁膜と同じにしたときは全容量は絶縁膜のみのときの約5分の1となる。(3)(2)の条件のとき、時定数は絶縁膜のみのときの約5分の1となる。
請求項(抜粋):
半導体基板の一主面に第1の絶縁膜を形成する工程、前記第1の絶縁膜に多数の微細孔を形成する工程、前記微細孔から半導体のみをエッチングし、前記第1の絶縁膜下に空洞を形成する工程、前記微細孔形成した第1の絶縁膜上に更に第2の絶縁膜を形成する工程、前記第2の絶縁膜上に導電体薄膜配線を形成する工程とを備えてなる配線基板の製造方法。

前のページに戻る