特許
J-GLOBAL ID：200903086477811407
論理回路
発明者：
出願人/特許権者：
代理人 (1件)：
松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平11-040687
公開番号（公開出願番号）：特開平11-346151
出願日： 1999年02月18日
公開日（公表日）： 1999年12月14日
要約：
【要約】【課題】 低電圧で動作させるため、しきい値Vtの絶対値を下げたMIS・FETのリーク電流を削減するため、論理回路が動作しない場合にVtの絶対値を大きくするようにしているが、リーク電流削減が不十分である。【解決手段】 入力信号及び出力信号のレベルに応じて、インバータ回路を構成するNチャンネル型MISトランジスタMN11及びPチャンネル型MISトランジスタMP11の基板電位は、基板電位制御回路10及び20により制御される。すなわち、トランジスタMN11、MP11のうち、オンしている側のトランジスタのしきい値Vtの絶対値を変えることなく、オフしている側のトランジスタのしきい値Vtの絶対値が大きくなるように、基板電位制御回路10及び20により制御される。
請求項（抜粋）：
第1の電源端子と出力端子との間に接続された一導電型の第1のトランジスタと、第2の電源端子と前記出力端子との間に接続された逆導電型の第2のトランジスタと、前記第1及び第2のトランジスタの制御端子に入力信号を供給する手段と、前記入力信号及び前記出力端子に現れる信号に応答して前記第1のトランジスタの基板電位を制御する第1の基板電位制御手段と、前記入力信号及び前記出力端子に現れる前記信号に応答して前記第2のトランジスタの基板電位を制御する第2の基板電位制御手段とを有することを特徴とする論理回路。
IPC (2件)：
FI (2件)：
H03K 19/094 D
, H03K 19/20
