特許
J-GLOBAL ID：200903086484348267
レベル変換回路
発明者：
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平5-228299
公開番号（公開出願番号）：特開平7-058606
出願日： 1993年08月19日
公開日（公表日）： 1995年03月03日
要約：
【要約】【目的】 消費電力が少なく、しかも回路を構成する素子数(トランジスタ数)が少なくて済むレベル変換回路を提供する。【構成】 高電圧回路5の高レベル側(正側)の電位が低電圧回路4の高レベル側の電位よりも高く、高電圧回路5の低レベル側(負側)の電位が低電圧回路4の低レベル側の電位よりも低いシステムにおいて、低電圧回路4から高電圧回路5への信号レベル変換を、3個のCMOS回路1〜3を用いた完全なCMOS回路構成の1段のゲートにて高レベル側、低レベル側同時に行う。
請求項（抜粋）：
低電圧回路の出力信号の信号レベルを変換して高電圧回路に供給するレベル変換回路であって、各ドレインが共通接続されかつ前記低電圧回路の正側電源と前記高電圧回路の負側電源との間に直列に接続された1対のpMOSトランジスタおよびnMOSトランジスタからなり、前記低電圧回路の出力信号をpMOSトランジスタのゲート入力とする第1のCMOS回路と、各ドレインが共通接続されかつ前記高電圧回路の正側電源と負側電源との間に直列に接続された1対のpMOSトランジスタおよびnMOSトランジスタからなり、ドレイン共通接続点が前記第1のCMOS回路のnMOSトランジスタのゲートに接続されかつnMOSトランジスタのゲートが前記第1のCMOS回路のドレイン共通接続点に接続された第2のCMOS回路と、各ドレインが共通接続されかつ前記高電圧回路の正側電源と前記低電圧回路の負側電源との間に直列に接続された1対のpMOSトランジスタおよびnMOSトランジスタからなり、ドレイン共通接続点が前記第2のCMOS回路のpMOSトランジスタのゲートに接続されかつpMOSトランジスタのゲートが前記第2のCMOS回路のドレイン共通接続点に接続されるとともに、nMOSトランジスタのゲートが前記第1のCMOS回路のpMOSトランジスタのゲートに接続された第3のCMOS回路とからなり、前記第2のCMOS回路のドレイン共通接続点からレベル変換後の信号を出力することを特徴とするレベル変換回路。
IPC (2件)：
前のページに戻る
