特許
J-GLOBAL ID：200903086499737430
アナログ信号処理回路
発明者：
出願人/特許権者：
代理人 (1件)：
青木 朗 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-323036
公開番号（公開出願番号）：特開平6-177677
出願日： 1992年12月02日
公開日（公表日）： 1994年06月24日
要約：
【要約】【目的】 0dB出力電圧が相違する信号源を接続した場合にもディジタル処理の際S/N比が悪化することのないアナログ信号入出力回路を提供する。【構成】 アナログ信号処理回路20のA/Dコンバータ23の前段に音源11、12および13に対応した増幅器251、252および253と音源を選択する選択スイッチ26とが設置され、D/Aコンバータ24の後段にプログラマブルアッティネータ28が設置される。増幅器の利得は音源の0dB電圧がA/Dコンバータの許容最大電圧となるように、プログラマブルアッティネータの利得はそれぞれその逆数となるように決定される。従ってディジタル信号処理の際にはディジタル信号処理レベル範囲が最大限使用されS/N比が悪化することが防止される。
請求項（抜粋）：
少なくとも2つの信号源から出力されるアナログ信号の中から1つのアナログ信号を選択して出力する選択部、該選択部で選択されたアナログ信号をディジタル信号に変換するA/Dコンバータ、該A/Dコンバータで変換されたディジタル信号を処理するディジタル信号処理部および該ディジタル信号処理部で処理されたディジタル信号をアナログ信号に変換するD/Aコンバータとから構成されるアナログ信号処理回路であって、前記選択部の前段に、少なくとも2つの信号源から出力されるアナログ信号のそれぞれの最大出力電圧が前記アナログ信号処理回路中のA/Dコンバータの最大許容電圧となる利得を有する少なくとも2つの入力利得調整回路と、前記D/Aコンバータの後段に、それぞれの利得が前記少なくとも2つの入力利得調整回路の有する利得の逆数である少なくとも2つの出力利得調整回路と、前記選択部における選択に対応して前記少なくとも2つの出力利得調整回路を切り替える切替部と、を具備するアナログ信号処理回路。
IPC (4件)：
H03G 3/20
, G06F 3/05 301
, G10K 15/12
, H03G 5/02
