特許
J-GLOBAL ID：200903086507353514
電界効果トランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-011852
公開番号（公開出願番号）：特開平6-224223
出願日： 1993年01月27日
公開日（公表日）： 1994年08月12日
要約：
【要約】【目的】 本発明は、ゲート漏れ電流が原因となる雑音を低減させたFETを提供することを目的とする。【構成】 ゲート電極(15)の端部と一対の高濃度領域(17、18)とが離れて形成されているので、ゲート電極(15)と高濃度領域(17、18)間の逆方向のゲート漏れ電流が低減する。また、キャップ層(14)に直接接する保護膜として酸化シリコン保護膜(21)が用いられているので、ゲート電極(15)とオーミック電極(19、20)間の逆方向のゲート漏れ電流が一層低減する。このため、ゲート漏れ電流が原因となる雑音を低減させることができる。
請求項（抜粋）：
不純物を高濃度に含むチャネル層と、前記チャネル層上に形成された不純物を低濃度に含むキャップ層と、前記チャネル層および前記キャップ層を包含する領域に形成された不純物を高濃度に含む一対の高濃度領域と、前記一対の高濃度領域上に形成されたオーミック電極と、前記オーミック電極に挟まれた前記キャップ層上に形成され、前記一対の高濃度領域と端部が所定の間隔を有するゲート電極と、前記キャップ層上に形成された酸化シリコン保護膜とを備えることを特徴とする電界効果トランジスタ。
IPC (2件)：
H01L 21/338
, H01L 29/812
