特許

J-GLOBAL ID：200903086531233279

半導体装置およびその製造方法

発明者： 江尻 洋一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 藤島 洋一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-058205
公開番号（公開出願番号）：特開平9-232522
出願日： 1996年02月22日
公開日（公表日）： 1997年09月05日
要約：

【要約】【課題】 FETを可変抵抗素子として利用するときに、FETのソース・ドレイン間のバイアス電圧に影響されずに、ゲートバイアス電圧の下でほぼ一定の抵抗値が得られる半導体装置およびその製造方法を提供する。【解決手段】 JFET10のソース・ドレイン間に抵抗素子20(抵抗値R2)を接続する。JFET10がオン状態のときは、ソース・ドレイン間のチャネル抵抗値は低い値R1 を示し、ソース・ドレイン間の合成抵抗値Rは(R1 ×R2 )/(R1 +R2 )で、一定である。JFET10がオフ状態のときは、ソース・ドレイン間のチャネル抵抗値はR2 に比べて十分高くなるため、ソース・ドレイン間の合成抵抗値RはほぼR2 に等しく、実質的に一定である。従って、ソース・ドレイン間のバイアス電圧によらず、JFET10のオン・オフ状態に対してそれぞれ一定の抵抗値を示す可変抵抗素子を実現できる。

請求項（抜粋）：

ゲートに印加されるバイアス電圧に応じてソースとドレインとの間のチャネル抵抗値が変化する電界効果トランジスタと、前記電界効果トランジスタのオン時におけるソースとドレインとの間のチャネル抵抗値より高い抵抗値を有し、前記電界効果トランジスタのソースとドレインとの間に接続された抵抗素子とを備えたことを特徴とする半導体装置。

IPC (6件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/06 ,  H01L 21/8232 ,  H01L 21/337 ,  H01L 29/808

FI (3件)：

H01L 27/04 V ,  H01L 27/06 F ,  H01L 29/80 C