特許
J-GLOBAL ID:200903086540337184
セラミック電子部品の製造方法
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
西澤 均
公報種別:公開公報
出願番号(国際出願番号):特願2002-155406
公開番号(公開出願番号):特開2003-342785
出願日: 2002年05月29日
公開日(公表日): 2003年12月03日
要約:
【要約】【課題】 下地電極にめっきを行って外部電極を形成する工程において、被めっき物(セラミック素子)どうしのくっつき不良の発生を抑制し、かつ、めっき層の厚みのばらつきを低減して、歩留まりよく、信頼性の高いセラミック電子部品を効率よく製造する。【解決手段】 下地電極が形成された多数のセラミック素子に導電メディアを添加し、めっき浴中で撹拌しつつ電解めっきを行うことにより、Sn又ははんだ以外の材料よりなる第1めっき層を形成した後、下地電極と第1めっき層が形成されたセラミック素子に、導電メディアと、少なくとも表面が絶縁体から形成された絶縁性分散メディアを添加し、めっき浴中で撹拌しつつ電解めっきを行うことにより、第1めっき層上に、Sn又ははんだよりなる第2めっき層を形成する。
請求項(抜粋):
セラミック素子の表面に、外部電極が配設され、かつ、前記外部電極が下地電極と、該下地電極上に形成された少なくとも2層のめっき層を備えた複数層構造の外部電極を備えたセラミック電子部品の製造方法において、セラミック素子に下地電極を形成する工程と、下地電極が形成された多数のセラミック素子に導電メディアを添加し、めっき浴中で撹拌しつつ電解めっきを行うことにより、Sn又ははんだ以外の材料よりなる第1めっき層を形成する工程と、下地電極と第1めっき層が形成されたセラミック素子に、導電メディアと、少なくとも表面が絶縁体から形成された絶縁性分散メディアを添加し、めっき浴中で撹拌しつつ電解めっきを行うことにより、Sn又ははんだよりなる第2めっき層を形成する工程とを具備することを特徴とするセラミック電子部品の製造方法。
IPC (4件):
C25D 7/00
, C25D 5/12
, C25D 17/26
, H01G 4/30 311
FI (4件):
C25D 7/00 G
, C25D 5/12
, C25D 17/26
, H01G 4/30 311 E
Fターム (25件):
4K024AA03
, 4K024AA07
, 4K024AA10
, 4K024AA22
, 4K024AB02
, 4K024AB03
, 4K024AB15
, 4K024BA15
, 4K024BB09
, 4K024BC10
, 4K024CA12
, 4K024CB01
, 4K024CB02
, 4K024CB04
, 4K024DA10
, 5E082AA01
, 5E082AB03
, 5E082BB07
, 5E082EE04
, 5E082FF05
, 5E082FG26
, 5E082GG10
, 5E082GG11
, 5E082GG28
, 5E082MM24
前のページに戻る