特許
J-GLOBAL ID:200903086555153640

メモリ制御装置

発明者:
出願人/特許権者:
代理人 (1件): 高田 守 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-001289
公開番号(公開出願番号):特開平8-191425
出願日: 1995年01月09日
公開日(公表日): 1996年07月23日
要約:
【要約】【目的】 1組のフレームメモリで画面単位でブロックシャフリングを行うメモリ制御装置を得る。【構成】 ライン単位およびブロック単位で入力されるデータを小規模のメモリを有するレート変換回路11でデータレートを変換し、ラインデータはl×n画素毎に、ブロックデータはk×n画素毎に分割して2バンク方式のメモリ3の2つのバンクに交互に入出力し、ライン単位でのデータアクセスとブロック単位でのデータアクセスを、水平ライン周期より短い周期で切り換えてブロックシャフリングするようにした。
請求項(抜粋):
ライン単位で入力される1画面分のディジタル映像信号をn×m画素のブロックにシャフリングするメモリ制御装置において、前記シャフリングに用いる複数バンク方式のメモリと、ライン単位のデータをi×n画素毎(i≧1)に分割して前記メモリの複数のバンクに順に書き込みまたは読み出しを行う制御手段と、ブロック単位のデータはk×n(k≧1)画素単位で前記メモリの複数のバンクから順に読み出しまたは書き込みを行う制御手段とを備えたことを特徴とするメモリ制御装置。
IPC (7件):
H04N 5/907 ,  G11B 20/12 103 ,  G11B 20/18 532 ,  G11B 20/18 542 ,  G11B 20/18 574 ,  H04N 5/92 ,  H04N 5/937
FI (2件):
H04N 5/92 H ,  H04N 5/93 C
引用特許:
出願人引用 (3件) 審査官引用 (1件)
  • 動画像復号装置
    公報種別:公開公報   出願番号:特願平4-334768   出願人:ソニー株式会社

前のページに戻る